“LTT-MX6-SOM100”的版本间的差异

来自乐兔兔Wiki
跳到导航 跳到搜索
第323行: 第323行:
 
|-
 
|-
 
| 124 || KEY_ROW4 || V5  
 
| 124 || KEY_ROW4 || V5  
 +
|}
 +
:'''设计要求'''
 +
尽可能缩短走线长度,尽可能的减少在USB高速信号线上的过孔数和拐角,从而可以更好的做到阻抗的控制,避免信号的反射。在布线时,要做到差分信号走线的长度匹配。控制USB差分信号对之间的布线间距,要确保90 ohm的差分阻抗。
 +
:'''SD接口'''
 +
{| class="wikitable"
 +
|-
 +
! Pin Number !! Description !! CPU Pin Name !! CPU !! Direction !! Voltage
 +
|-
 +
| 180 || rowspan=6|SD1 Signal || SD1_WP || T2 || I || rowspan=6|3.3V
 +
|-
 +
| 156  || SD1_CLK || D20 || O
 +
|-
 +
| 17  || SD1_DATA0 || A21 || IO
 +
|-
 +
| 151  || SD1_DATA1 || C20 || IO
 +
|-
 +
| 153  || SD1_DATA2 || E19 || IO
 +
|-
 +
| 177  || SD1_DATA3 || F18 || IO
 +
|-
 +
| 20 || rowspan=7|SD2 Signal || SD2_CD_B || R6 || I || rowspan=7|3.3V
 +
|-
 +
| 50  ||SD2_CMD || F19 || IO
 +
|-
 +
| 46  || SD2_CLK || C21 || O
 +
|-
 +
| 44  || SD2_DATA0 || A22 || IO
 +
|-
 +
| 52  || SD2_DATA1 || E20 || IO
 +
|-
 +
| 42  || SD2_DATA2 || A23 || IO
 +
|-
 +
| 48  || SD2_DATA3 || B22 || IO
 +
|-
 +
| 57  || rowspan=6|SD3 Signal || SD3_CMD || B13|| IO || rowspan=6|3.3V
 +
|-
 +
| 59  || SD3_CLK || D14 || O
 +
|-
 +
| 63  || SD3_DATA0 || E14 || IO
 +
|-
 +
| 61  || SD3_DATA1 || F14 || IO
 +
|-
 +
| 55  || SD3_DATA2 || A15 || IO
 +
|-
 +
| 53  || SD3_DATA3 || B15 || IO
 +
|}
 +
:'''PCIE接口'''
 +
{| class="wikitable"
 +
|-
 +
!Pin Number !! Description !! CPU Pin Name !! CPU !! Direction !! Voltage
 +
|-
 +
| 74 || Positive Receive Signal || PCIE_RXP || B2 || I ||  rowspan=4|2.5V
 +
|-
 +
| 76 || Negative Receive Signal || PCIE_RXM || B1 || I
 +
|-
 +
| 78 || Positive Transmit Signal || PCIE_TXP || B3 || O
 +
|-
 +
| 80 || Negative Transmit Signal || PCIE_TXM || A3 || O
 +
|}
 +
:'''设计要求'''
 +
PCIE信号为差分信号,布线时要注意减少有害串扰的影响和电磁干扰(EMI)的影响。
 +
:'''AUD音频接口'''
 +
核心板提供音频信号,可以使用WM8962芯片进行音频编解码,这是一款低功耗、高性能的立体音频编解码器。它支持单端输入,录音通道支持自动增量控制(AGC),且内置滤波电路。同时支持两路单端输出和两路差分高功率输出。I2C信号用于配置芯片寄存器,I2S用于音频数据传输,系统默认使用I2C1和I2S3来连接WM8962,如需使用请参照我司的参考设计,请使用者谨记。
 +
:'''设计要求'''
 +
保持音频信号线尽可能短,并尽量远离干扰源,信号线做到组内等长。
 +
:'''以太网接口'''
 +
{| class="wikitable"
 +
|-
 +
! Pin Number !! Description !! CPU Pin Name !! CPU !! Direction !! Voltage
 +
|-
 +
| 198 || rowspan=2|ENET_MDC  || ENET_MDC || V20 || rowspan=2|O ||  rowspan=13|3.3V
 +
|-
 +
| 21  ||KEY_COL2 || W6
 +
|-
 +
| 188 ||rowspan=2| ENET_MDIO || ENET_MDIO || V23 || rowspan=2|IO
 +
|-
 +
| 127  || KEY_COL1 || U7
 +
|-
 +
| 196 || rowspan=9|Enet Signal || ENET_RXD0 || W21 || I
 +
|-
 +
| 182  || ENET_RXD1 || W22 || I
 +
|-
 +
| 190  || ENET_CRS_DV || U21 || I
 +
|-
 +
| 200  || ENET_TXD0 || U20 || O
 +
|-
 +
| 194  || ENET_TXD1 || W20 || O
 +
|-
 +
| 192  || ENET_TX_EN || V21 || O
 +
|-
 +
| 186  || ENET_nRST || R1 || O
 +
|-
 +
| 178  || ENET_REF_CLK || V22 || O
 +
|-
 +
| 180  || ENET_nINT || T2 || I
 +
|}
 +
:'''CAN总线接口'''
 +
{| class="wikitable"
 +
|-
 +
! Pin Number !! Description !! CPU Pin Name !! CPU !! Direction !! Voltage
 +
|-
 +
| 119 || rowspan=3|CAN1_RX || GPIO08 || R5 || rowspan=3|I || rowspan=10|3.3V
 +
|-
 +
| 90  ||KEY_ROW2 || W4
 +
|-
 +
| 59  || SD3_CLK || D14
 +
|-
 +
| 117 || rowspan=3|CAN1_TX || CAN1_TX || R3 || rowspan=3|O
 +
|-
 +
| 21  || KEY_COL2 || W6
 +
|-
 +
| 57  || SD3_CMD || B13
 +
|-
 +
| 124 || rowspan=2|CAN2_RX || KEY_ROW4 || V5 || rowspan=2|I
 +
|-
 +
| 61 || SD3_DATA1 || F14
 +
|-
 +
| 122 ||  rowspan=2|CAN2_TX || KEY_COL4 || T6 || rowspan=2|O
 +
|-
 +
| 63  || SD3_DATA0 || E14
 
|}
 
|}
 
<br/>
 
<br/>

2019年11月1日 (五) 16:27的版本

产品介绍

i.mx6核心板是一款基于NXP ARM Cortex -A9架构处理器研发设计的核心板,是一个可运行Android、Liux系统的最小硬件平台。运行频率达1.0GHZ、带有512KB L2缓存和64位DDR3或2通道、32位LPDDR2支持。该器件集成了FlexCAN和MLB总线、PCL Express、LVDS、还支持MIPI摄像头和显示器以及HDMI V1.4,拥有商业级、加强商业级,工业级以及车规级多种环境温度可选;核心板采用金手指方式,更小的尺寸方便用户开发与更换;拥有20多种接口协议,非常适合消费电子、汽车和工业控制以多媒体为中心的应用。提供全面的技术支持和长期的售后服务,全力协助客户产品开发,无后顾之忧。

MX6-SOM100.png



  • CPU:i.mx6系列
  • DDR:DDR3 1GB(可扩展2GB)
  • Flash: 8GB EMMC(可扩展64GB)、NorFLASH
  • Temperature:工业级 -40 ~ 105℃


  • 存储: SD/MMC CARD,4Bit ; SATA II,3.0Gbps
  • USB: USB OTG;USB HOST
  • 显示: HDMI;LVDS x 2路/8bit;RGB,24Bit
  • 摄像头: CSI 8Bit;MIPI 2 Lanes;PCL Express
  • 以太网: 10/100M
  • PCL Express: Gen2.0
  • UART: 5路TTL
  • CSPI: 2路
  • CAN: 2路
  • 12C: 3路
  • 音频: AUD,2路
  • PWM:3 路
  • IO: 多路复用可配置
  • WTD: 1路
  • SDIO: 2路
  • 启动开关: 1路



最小系统设计要求

LTT-MX6-SOM100硬件设计指导手册

Pin Number CPU Pin Name Description Direction 电压
2 5VIN 核心板5V供电 I 5V
4
6
8
10
12 3P3V 评估板电源使能信号 O 3.3V|
14
16
28 SW_IN 开关机信号输入(MX6_ONOFF) I 3.3V
休眠信号(GPIO_19) I
39 PRO_B 复位CPU I
26 VSNVS_3V0 RTC电源 I 3V
电源

核心板使用DC降压芯片(RT8070)来进行电源的管理,输入电压为:DC4.1V~5.5V,推荐使用5V。

复位信号POR_B和开关机引脚SW_IN

复位信号POR_B在系统启动时必须拉高,如果需要手动复位,只需在推荐电路中的nRST引脚上使用一个连接到地的按键即。注意,复位信号是敏感信号,所以nRST引脚到按键的走线要尽量短,并且走线需作包地处理,避免干扰影像系统的稳定性。

开关机引脚SW_IN,可以对系统进行开关机操作和休眠唤醒操作, 系统休眠后,拉低此引脚,系统会进行唤醒操作; 长按此引脚,系统会关机,然后再长按此引脚,系统会开机。

以下为这两个引脚底板设计推荐电路图:

FW01.png
FW02.png
RTC电源

VSNVS_3V0此引脚为CPU内部RTC供电的引脚,可以使用外部电池供电(3V),此处的电源还用于核心板内部BOOT上拉,如不使用外部的电池,需外部供电,电平3V或者3.3V也可。

USBOTG接口

核心板提供1路USB OTG和1路USB HOST信号,USB OTG用于固件的下载,USB HOST用于与外界的连接,诸如键盘、鼠标、U盘等。USB OTG必须引出,请使用者谨记。

USB OTG的供电(USB_OTG_VBUS)和USB HOST的供电(USB_H1_VBUS)需要外界来提供,电压为5V。

调试串口UART1

核心板使用UART1来作为调试串口,此接口作为打印调试信息的接口必须引出,请使用者谨记。

BOOT选择

核心板内部使用拨码开关的方式来进行BOOT的选择。 推荐将BOOT1拉低,然后使用拨码的方式来操作BOOT0,来选择是否进入烧录模式:

按下按键进入烧录模式;

松开按键系统通过设置好的熔丝方式启动。

目前核心板使用熔丝的方式来启动系统。

BOOT.png
BOOT02.png
































功能模块接口

LTT_MX6_SOM100系列核心板采用了灵活的开关机方式,并且针对低功耗的要求添加了对评估板电源的控制信号,用户可以根据需要自行设计。(注意:默认使用的管脚以灰色填充。)

电源接口
Pin Number CPU Pin Name Description Direction 电压
2 5V_IN 核心板5V供电 I 5V
4
6
8
10
12 PWR_EN 评估板电源使能信号 O 3.3V
14
20
HDMI接口
Pin Number Description CPU Pin Name CPU Direction Voltage
102 Positive Data Signal 0 HDMI_D0P K6 I/O 2.5
104 Negative Data Signal 0 HDMI_D0M K5 I/O
94 Positive Data Signal 1 HDMI_D1P J4 I/O
96 Negative Data Signal 1 HDMI_D1M J3 I/O
86 Positive Data Signal 02 HDMI_D2P K4 I/O
88 Negative Data Signal 2 HDMI_D2M K3 I/O
98 Positive Clock Signal HDMI_CLKP J6 I
100 Negative Clock Signal HDMI_CLKM J5 I
92 Hot Plug Detection Signal HDMI_HPD K1 I/O
90 CEC line between source and sink HDMI_CEC_IN W4 I/O
设计要求

HDMI的接口芯片要靠近HDMI接口,布局时要与接口在一条直线上,保证信号线短且直,为了避免信号不连续,走线拐角采用圆弧或者45度走线替代90度走线。尽量减少过孔数目,尽可能将过孔靠近HDMI连接器放置。几对差分信号要做等长,尽量做到1Mil的对内等长,组内严格等长。控制HDMI的差分信号对阻抗为100±15%ohm。

LVDS接口
Pin Number Description CPU Pin Name CPU Direction Voltage
135 LVDS0 Data Signals LVDS0_TX0_P U1 I/O 2.5
133 LVDS0_TX0_N U2 I/O
147 LVDS0_TX1_P U3 I/O
145 LVDS0_TX1_N U4 I/O
129 LVDS0_TX2_P V1 I/O
131 LVDS0_TX2_N V2 I/O
139 LVDS0_TX3_P W1 I/O
137 LVDS0_TX3_N W2 I/O
143 LVDS0 Positive Clock Signal LVDS0_CLK_P V3 I/O
141 LVDS0 Negative Clock Signal LVDS0_CLK_N V4 I/O
134 LVDS1 Data Signals LVDS1_TX0_P Y2 I/O 2.5
136 LVDS1_TX0_N Y1 I/O
132 LVDS1_TX1_P AA1 I/O
130 LVDS1_TX1_N AA2 I/O
142 LVDS1_TX2_P AB2 I/O
144 LVDS1_TX2_N AB1 I/O
140 LVDS1_TX3_P AA4 I/O
138 LVDS1_TX3_N AA3 I/O
148 LVDS1 Positive Clock Signal LVDS1_CLK_P Y4 I/O
146 LVDS1 Negative Clock Signal LVDS1_CLK_N Y3 I/O
设计要求

为了尽量减少偏差,LVDS差分对之间走线要求等长处理,组内尽量做到严格等长。尽量减少过孔及其它导致信号不连续的行为。任何寄生负载,如电容,必须等量存在于每对差分对中。为了避免信号不连续,走线拐角采用圆弧或者45度走线替代90度走线。控制LVDS的差分信号对阻抗为100±15%ohm。

RGB显示接口
Pin Number Description CPU Pin Name CPU Direction Voltage
197 IPU DISP Data Signal DISP0_DAT0 P24 IO 3.3V
171 DISP0_DAT1 P22 IO
170 DISP0_DAT2 P23 IO
169 DISP0_DAT3 P21 IO
174 DISP0_DAT4 P20 IO
193 DISP0_DAT5 R25 IO
166 DISP0_DAT6 R23 IO
195 DISP0_DAT7 R24 IO
167 DISP0_DAT8 R22 IO
189 DISP0_DAT9 T25 IO
172 DISP0_DAT10 R21 IO
161 DISP0_DAT11 T23 IO
191 DISP0_DAT12 T24 IO
165 DISP0_DAT13 R20 IO
185 DISP0_DAT14 T2 IO
163 DISP0_DAT15 T22 IO
157 DISP0_DAT16 T21 IO
187 DISP0_DAT17 U24 IO
181 DISP0_DAT18 V25 IO
162 DISP0_DAT19 U23 IO
164 DISP0_DAT20 U22 IO
168 DISP0_DAT21 T20 IO
183 DISP0_DAT22 V24 IO
159 DISP0_DAT23 W24 IO
179 IPU DISP Clk Signal DISP0_CLK N19 O
199 IPU DISP HSYNC Signal DISP0_HSYNCH N25 O
175 IPU DISP VSYNC Signal DISP0_VSYNCH N20 O
173 IPU DISP Data Ready Signal DISP0_DRDY N21 O
设计要求

组内信号线要求做等长处理。

SATA硬盘接口
Pin Number Description CPU Pin Name CPU Direction Voltage
54 Positive Receive Signal SATA_RXP B14 I 2.5V
56 Negative Receive Signal SATA_RXN A14 I
60 Positive Transmit Signal SATA_TXP A12 O
58 Negative Transmit Signal SATA_TXN B12 O
设计要求

SATA差分信号对之间走线要求做等长处理,采用尽可能小封装的耦合电容,电容的位置要尽量靠近连接器,差分信号的阻抗控制在100ohm。

USB接口
Pin Number Description CPU Pin Name CPU Direction Voltage
69 USB HOST USB_H1_DN F10 IO
71 USB_H1_DP E10 IO
66 USB OTG USB_OTG_DN B6 IO
68 USB_OTG_DP A6 IO
72 USB_OTG_ID GPIO01 T4 I 3.3V
184 ENET_RX_ER W23
47 USB_OTG_OC EIM_DATA21 H20 I
122 KEY_COL4 T6
43 USB_OTG_PWR EIM_DATA22 E23 O
124 KEY_ROW4 V5
设计要求

尽可能缩短走线长度,尽可能的减少在USB高速信号线上的过孔数和拐角,从而可以更好的做到阻抗的控制,避免信号的反射。在布线时,要做到差分信号走线的长度匹配。控制USB差分信号对之间的布线间距,要确保90 ohm的差分阻抗。

SD接口
Pin Number Description CPU Pin Name CPU Direction Voltage
180 SD1 Signal SD1_WP T2 I 3.3V
156 SD1_CLK D20 O
17 SD1_DATA0 A21 IO
151 SD1_DATA1 C20 IO
153 SD1_DATA2 E19 IO
177 SD1_DATA3 F18 IO
20 SD2 Signal SD2_CD_B R6 I 3.3V
50 SD2_CMD F19 IO
46 SD2_CLK C21 O
44 SD2_DATA0 A22 IO
52 SD2_DATA1 E20 IO
42 SD2_DATA2 A23 IO
48 SD2_DATA3 B22 IO
57 SD3 Signal SD3_CMD B13 IO 3.3V
59 SD3_CLK D14 O
63 SD3_DATA0 E14 IO
61 SD3_DATA1 F14 IO
55 SD3_DATA2 A15 IO
53 SD3_DATA3 B15 IO
PCIE接口
Pin Number Description CPU Pin Name CPU Direction Voltage
74 Positive Receive Signal PCIE_RXP B2 I 2.5V
76 Negative Receive Signal PCIE_RXM B1 I
78 Positive Transmit Signal PCIE_TXP B3 O
80 Negative Transmit Signal PCIE_TXM A3 O
设计要求

PCIE信号为差分信号,布线时要注意减少有害串扰的影响和电磁干扰(EMI)的影响。

AUD音频接口

核心板提供音频信号,可以使用WM8962芯片进行音频编解码,这是一款低功耗、高性能的立体音频编解码器。它支持单端输入,录音通道支持自动增量控制(AGC),且内置滤波电路。同时支持两路单端输出和两路差分高功率输出。I2C信号用于配置芯片寄存器,I2S用于音频数据传输,系统默认使用I2C1和I2S3来连接WM8962,如需使用请参照我司的参考设计,请使用者谨记。

设计要求

保持音频信号线尽可能短,并尽量远离干扰源,信号线做到组内等长。

以太网接口
Pin Number Description CPU Pin Name CPU Direction Voltage
198 ENET_MDC ENET_MDC V20 O 3.3V
21 KEY_COL2 W6
188 ENET_MDIO ENET_MDIO V23 IO
127 KEY_COL1 U7
196 Enet Signal ENET_RXD0 W21 I
182 ENET_RXD1 W22 I
190 ENET_CRS_DV U21 I
200 ENET_TXD0 U20 O
194 ENET_TXD1 W20 O
192 ENET_TX_EN V21 O
186 ENET_nRST R1 O
178 ENET_REF_CLK V22 O
180 ENET_nINT T2 I
CAN总线接口
Pin Number Description CPU Pin Name CPU Direction Voltage
119 CAN1_RX GPIO08 R5 I 3.3V
90 KEY_ROW2 W4
59 SD3_CLK D14
117 CAN1_TX CAN1_TX R3 O
21 KEY_COL2 W6
57 SD3_CMD B13
124 CAN2_RX KEY_ROW4 V5 I
61 SD3_DATA1 F14
122 CAN2_TX KEY_COL4 T6 O
63 SD3_DATA0 E14



核心板机械尺寸图

JXCCT.png


JXKCT.png